# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-309014

(43) Date of publication of application: 30.10.1992

(51)Int.CI.

H03L 7/08

(21)Application number: **03-341535** 

(71) Applicant: HUGHES AIRCRAFT C

(22) Date of filing:

24.12.1991

(72)Inventor: SHAHRIARY IRADJ

MCNAB KEVIN M

(30)Priority

Priority number: 90 633864


Priority date: 26.12.1990

Priority country: US

# (54) PHASE LOCKED LOOP FREQUENCY FOLLOWING-UP DEVICE INCLUDING DIRECT DIGITAL SYNTHESIZER

(57) Abstract:

PURPOSE: To provide a single phase locked loop which can be used in a wide band carrier following-up and clock reproducing system gives a wide control range. CONSTITUTION: A DC signal indicating the phase difference between an input signal changing with time and a feedback signal is generated. The DC signal is supplied to a narrow band voltage controlled oscillator 68 which converts back the DC signal to an AC signal. The AC signal has the level shifted to generate a clock pulse to an accumulator 80 of a direct digital synthesizer 72. A digital command word indicating rough adjustment of an input frequency is supplied to the accumulator 80. A clock pulse from the narrow band VCO 68 provides fine adjustment of the input signal.



### LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection]

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]



[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office



(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出職公開番号

# 特開平4-309014

(43)公開日 平成4年(1992)10月30日

(51) lot.CL<sup>4</sup>

識別記号 庁内整理番号 FΙ

技術表示箇所

H03L 7/08

9182-5 J

H03L 7/08

Z

#### 審査請求 有 請求項の数5(全9頁)

(21) 出願番号

特勝平3-341535

(22)出版日

平成3年(1991)12月24日

(31) 優先権主張番号 633864

(32) 優先日

1990年12月26日 米国 (US)

(33) 優先権主張国

(71)出題人 390039147

ヒユーズ・エアクラフト・カンパニー HUGHES AIRCRAFT COM

PANY

アメリカ合衆国、カリフオルニア州 90045-0066, ロサンゼルス、ヒユーズ・

**チラス 7200** 

(72)発明者 イラデイ・シヤーリアリ

アメリカ合衆国、カリフオルニア州 90403、サンタ・モニカ、ユークリッド・

ストリート 837


(74)代理人 弁理士 鈴江 武彦

最終質に続く

### (54) 【発明の名称】 直接デジタル・シンセサイザーを含むフエーズ・ロツク・ループ周波数迫従装置

### (57) 【要約】

【目的】 広帯域搬送波追従及びクロック再生システム に使用され、非常に広範囲の調節範囲を与える単一のフ ェーズ・ロック・ループ(50、350)を提供する。 【構成】 時間と共に変化する入力信号と、帰還信号と の間の位相差を示すDC信号が形成される。DC信号は そのDC信号をAC信号に戻す狭常域電圧制御オシレー タ (68) に供給される。AC借号はレベルシフトさ れ、直接デジタルシンセサイザー (72) のアキュムレ ータ (80) に対してクロックパルスが形成される。 又、入力周波数の荒い調整を示すデジタル・コマンドワ ードがアキュムレータ(80)に供給される。狭帯域V CO(68)からのクロックパルスは入力信号の保護整 を提供する。



#### 【特許耐水の範囲】

【請求項1】 フェーズ・ロック・ループにおいて、時 間と共に変化する入力信号及び帰還信号に応答して、位 相検出信号を発生する位相検出器と、及び前記位相検出 信号に応答して、前配入力信号を示す出力を発生する直 接デジタル・シンセサイザーと、ここで前記出力信号は 帰還信号としても作用し、を具備することを特徴とする フェーズ・ロック・ループ。

【贈求項2】 前配位相検出信号を受信して、その信号 に、その信号を発展形態に変換する電圧制御オシレータ と、ここで前配発振形態位相検出信号は、前配直接デジ タル・シンセサイザーに対するロック信号として作用 し、を更に具備することを特徴とする請求項1記載のフ ェーズ・ロック・ループ。

【請求項3】 前記位相検出器から位相検出信号を受信 し、その信号を前記直接デジタル・シンセサイザーに受 信される前に、デジタル形式に支換するアナログ・デジ タル変換器を更に具備することを特徴とする請求項1記 載のフェーズ・ロック・ループ。

【請求項4】 搬送波周波数に追従する方法であって、 入力信号の位相と帰還信号の位相とを比較するステップ と、前記比較を示す大きさ信号を発生するステップと、 前配大きさ信号をVCOの入力に供給し、前記比較を示 す周波数を有する発振信号を発生するステップと、前記 発振信号を、信号発生器への周波数クロック信号として 使用し、前記入力信号を示す出力信号を発生するステッ プと、帰還信号として出力信号を適用するステップと、 を有することを特徴とする方法。

【請求項5】 搬送波周波数に追従する方法であって、 入力信号の位相を帰還信号の位相と比較するステップと 前配比較に応答して、デジタル大きさ信号を発生するス テップと前配大きさ信号を直接デジタル・シンセサイザ 一に供給し、前配入力信号を示す出力信号を発生するス テップと、を有することを特徴とする方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は搬送波周波数トラッキ ング・フェーズロック・ループに関し、特に直接デジタ ル・シンセサイザーを有する搬送波周波数追従フェーズ 40 ープフィルタ20は、それら周波数から得られたDC信 ・ロック・ループ(tracking phase-locked loops) に関 し、広帯域な搬送波迫従及びクロック回復システムを提 供する。

#### [0002]

【従来の技術】フェーズ・ロック・ループは衛星を追除 するシステムのような搬送波周波数迫従システムの分野 で一般に知られており、コヒーレントな搬送波及びクロ ック信号の発生を必要とする変調機能を提供する。これ らフェーズ・ロック・ループは、時間と共に広範囲に変

る有効な手段を提供する。迫従及び変調モードにおい て、フェーズ・ロック・ループは、その搬送波にロック することにより、及び安定して実質的にノイズのないそ の搬送波のレプリカ(repleca) を発生することにより、 周波数の変化する搬送波を再発生する。

【0003】一般的なフェーズ・ロック・ループは搬送 波信号を再生するときに、電圧制御オシレータを必要と する。代表的な電圧制御オシレータ (VCO) は、約1 オクターブの最大有効帯域幅を有する。なぜならば、V が前記直接デジタル・シンセサイザーに受信される前 10 COを所望範囲の周波数に同調又は整合する必要がある からである。 単一のVCOが1オクタープ以上の帯域を カパーするために用いられるとき、スペクトル純度(spe ctral purity)は、強い混開波および実効ノイズによっ て失われる。 更に、 1 オクターブを越えて単一のVCO を正確に調整するためには、VCOにより示される調整 の幕形度における過度の変化を補償する能力が必要であ る。従って、従来のフェーズ・ロック・ループ追従シス テムは、広範囲の周波数について要求され追従を提供す るために、複数のVCOが必要である。

> 【0004】図1は複数のVCOを有する一般的なフェ ーズ・ロック・ループを示す。この図で、入力ライン1 2上の信号は、時間と共に変加する数周波数を有する広 帯域入力である。入力ライン12はフィードパック信号 を提供する帰還ライン16と共に、位相検出器14に供 給される。位相検出器14からの出力ラインは電圧複分 ローパスフィルタ20に入力として供給される。ローパ スフィルタ20の出力ライン22はゲイン補償回路24 に入力として供給される。ライン26上のゲイン補償回 路24の出力は第1スイッチ28に供給される。スイッ 30 チ28は複数の出力を有し、これら出力は複数のVCO 30に接続される。VCO30の出力は第2スイッチ3 2に供給され、このスイッチはライン34上に単一の出 カ"fout"を有する。ライン16上のフィードパッ ク信号は出力ライン34から得られ、位相検出器14に 供給され、フェーズ・ロック・ループを形成する。

【0005】動作に関して、位相検出器14は、ライン 12上の入力信号の位相をライン16上のフィードパッ ク信号と比較する。ライン18上の位相検出器14の出 力は、その位相差を示すDC信号である。ローパス・ル 号に残留するあらゆるAC成分を排除する。 ゲイン補償 回路24はローパス・ループフィルタ20から、ライン 22上の純粋なDC信号を入力し、異なるループゲイン や異なるVCOの調整パラメータ及び入力信号に関係な く、ループゲインを一定値に修正する。ライン26上の ゲイン補償回路28の出力は第1スイッチ28に供給さ れる。このスイッチ28は適切なVCOを対象としてい る周波数の範囲により選択する。各VCO30はDC信 号を入力し、その信号を、ライン12上の入力信号のク 化する周波数の搬送波に迫従し、それにロック(lock)す 60 リーンな代表(representative)信号に変換する。再構成

された入力は、単一の出力を発生する第2スイッチ32 に供給される。スイッチ32の出力は帰還ライン16を 有し、これは位相検出器14に前述されたように供給さ れる。

【0006】ライン12上の入力信号の周波数が変化し たとき、ライン12上の入力信号及びライン16上のロ ックされた信号の位相の変化は、この位相変化を示すた めにライン18上のDC信号を修正する。そして位相内 の変化に基づいてVCOの出力が変化し、又は異なるV CO30が選択される。これにより、帰還ライン16上 10 はクロック信号をアキュムレータに供給し、アキュムレ の周波数信号は、入力信号12の周波数に整合される。 このようにして、ライン12上の入力信号は特定入力周 波数にロックできる。これにより、この信号のクリーン た代表信号が、フェーズ・ロック・ループを採用する積 分及びダンプ回路、クロックシステムなどのシステムに 使用できる。従って、ノイズ、減衰などは大幅に削減さ れ、搬送波周波数を効果的に追従できる。

【0007】図2は他のフェーズ・ロック・ループ追従 システム40を示す従来例である。このシステムで、時 間と共に変化する周波数を有するライン42上の入力信 20 提供し、DDSのあらゆる分解能に関する制限を克服す 号は第1スイッチ44に供給される。スイッチ44はこ の入力周波数信号を、その周波数に基づいて、複数の異 なるフェーズ・ロック・ループ46の中の一つに供給す る。各フェーズ・ロック・ループ46は、単一のVCO を有する図1の回路全体を示す。各フェーズ・ロック・ ループ46の出力は、第2スイッチ47に供給され、単 一の出力を発生する。このシステムは非常に高価で、沢 山の冗長なハードウエアを必要とする。更に、各ループ 46は独立して調整・整合されたければならず、そして 正しい獲得(acquisition)、追跡、安定性、及びノイズ 30 の影響をモニタしなければなない。

#### [8000]

【発明が解決しようとする課題】 図1のフェーズ・ロッ ク・ループ10のハードウエアは図2のシステム40よ り小規模でよいが、冗長な複数のVCOを必要とする。 各VCOは、正しいループ性能を維持するために、調整 特性と追加の複雑なゲイン補償回路のセットを必要とす **5.** 

【0009】図1のシステムに類似する従来の遺従シス テムは、単一のVCOを有する単一のフェーズ・ロック 40 ループで、このVCOは複数のパラクタ・ダイオード (varactor diode)による調節回路を持っている。従って 必要とされるのは、非常に広帯域で調整・整合できる単 ーのフェーズ・ロック・ループで、そのループはハード ウエア及び調整に大幅な削減がみられ、これら削減によ るコストの低下である。従ってこの発明の目的は、非常 に広帯域に適用でき、スペクトルの高い純度及び最小限 のハードウエアを有する追従システムを提供することで ある.

[0010]

【課題を解決するための手段】この発明の第1第実施例 によれば、フェーズ・ロック・ループ (PLL) 道従シ ステムが提供され、このシステムは、単一の狭常域電圧 例御オシレータ(VCO)及び直接デジタル・シンセサ イザー (DDS) を有する。DDSはVピットのレジス ターとアキュムレータを含む。アキュムレータ内のピッ トは、デジタル周波数コマンドワードにより設定され、 このコマンドワードは入力の周波数を概算する。このコ マンドワードはDDSの荒い繭整を示す。狹帯域VCO ータレジスタの出力レートを調節し、従ってDDSに対 する微調整として作用する。アキュムレータの出力はデ ジタル・アナログ変換器によりアナログ周波数信号に戻 される。アナログ周波数信号はPLLの位相検出器に供 給される。位相検出器はデジタル・アナログ変換器から のその信号の位相と入力信号とを比較し、VCOの出力 を調節するDC信号を提供する。これにより、単一のP 11は非常に広範囲の周波数について使用でき、且つ、 育い周波数分解能を維持する。VCOは必要な機関整を

【0011】第2実施例によれば、前述の第1実施例の VCOは、Nピットアナログ・デジタル変換器により置 き換えられる。位相検出器のDC信号はアナログ・デジ タル変換器に供給され、その位相差に比例するデジタル ワードを設定する。入力周波数を示すデジタルワードは アナログ・デジタル交換器内に保持される。アナログ・ デジタル支換器に対する一定クロック信号は、デジタル ワードがDDSのアキュムレータに出力されるときのレ ートを決定する。一定クロック信号がDDSのアキュム レータに供給され、アキュムレータの出力レートを設定 する。アキュムレータのデジタル出力は、デジタル・ア ナログ変換器によって、アナログ周波数に戻される。調 **豊範囲全体についてのアナログ・デジタル変換器の精度** により、ゲイン補償回路の必要性は完全に排除される。

【0012】この発明の他の目的、利点、及び特徴は、 図面を参照して行われる特許請求範囲に関するの詳細な 説明により明確となる。

#### [0013]

【実施例】この発明の好適実施例に関する以下の説明 は、単に本発明の一例を説明するにすぎず、本発明の応 用又は使用範囲を制限するものではない。

【0014】図3は図1のフェーズ・ロック・ループ (PLL) 10に類似するPLL 50であるが、狭常 域電圧制御オシレータ(VCO)68及び以下に説明さ れる直接デジタル・シンセサイザー(DDS)72を有 する。PLL 50はライン56上のフィードパック信 号と、ライン52上の時間と共にその周波数が変化する 入力信号を受信する位相検出器 5 4 を含む。位相検出器

50 54のライン58上の出力は、ライン52上の入力信号

とライン56上の帰還信号の間の位相差を示すDC信号 である。ライン58上のDC信号は電圧積分ローパスル ープフィルタ60に入力される。ライン62上のループ フィルタ60の出力は、ゲイン補償ネットワーク64に 供給され、PLL回路50のゲインが修正される。ライ ン66上の補償ネットワーク64からのゲイン補償され た信号は、狭帯域電圧制御オシレータ(VCO)68に 供給される。VCO 68は、ライン70にAC信号を 発生し、この信号は直接デジタル・シンセサイザー72 へ入力される。直接デジタル・シンセサイザー72は、 荒いデジタル調節回路74から、ライン76上のNビッ トデジタル周波数コマンドワード受信する。調節回路7 4はライン52上の入力信号の周波数を概算する。VC O 68からのライン70上のAC信号は、DDS72 に対するクロックパルスとして作用する。 ライン78上 のDDS 72からの出力はライン52上の入力信号の クリーンな代表信号で、これは入力信号の開放数にロッ クされる。そしてライン78上の信号はこの追従システ ムの他の受信構成要素に供給される。又、ライン56は 出力ライン78から得られ、フィードパック信号を位相 20 ムレータ80のオーバー・フロー・レートは、DDS 検出器 5.4 に前述のように供給する。

【0015】図4はDDS 72の主な回路要素のプロ ック図である。DDS 72の中心部分はアキュムレー タ80で、これはVCO 68からのライン70上のク ロックパルス、及び荒い餌盤回路74からのライン76 上のNピットデジタル周波数コマンドワードを受信す る。ライン82上の出力は、アキュムレータ80のMビ ット出力で、これはライン70上のクロックパルスによ ってインクリイメントされる。ライン82上の信号は、 ook-up read only memory) (ROM) 84に供給され る。正弦波ルックアップROMはアキュムレータ80か SMピット位相代表を得て、それを位相ピットを示すラ イン86上のPビット振幅信号に変換する。ライン86 上のPピットはデジタル・アナログ変換器88に供給さ れる。デジタル・アナログ変換器88は、ライン86上 のPピット信号を、ライン78上のアナログ出力に変換 する。この信号は図3のライン52上の入力信号のクリ ーンな代表信号である。

共に変化するライン52上の入力信号と、ライン56上 の帰還信号とを比較する。位相検出器54はそれら2つ の信号の間の位相差を示すライン58上のDC信号を発 生する。ライン52上の入力信号が周波数を変化させな ければ、ライン56上の信号はこの周波数に既にロック されており、従って、DC信号は変化しない。ライン5 8上のこのDC付号はループフィルタ60に供給され、 残留する比較的高い周波数のAC成分のすべてが排除さ れる。ライン62上のDC包号は、ゲイン補償ネットワ ーク64に供給され、PLL 50のループゲインを一 50 器88のハードウエア的制限によって、ROM 84及

定に維持する。なぜならば、ライン70と78上の信号 周波数の比は、ループが異なる周波数に調整されるとき に変化するからである。従って、ライン66上のDC信 号は、入力ライン52上の信号周波数の変化と共に線形 に変化する。VCO 68はライン66上のDC信号を ライン70上の狭帯域間波数のAC信号に戻す。 【0017】ライン70上のAC信号は、アキュムレー

夕80に対するクロックパルスとして作用する。ライン 70上の信号がアキュムレータ80に供給される前に、 10 その信号はレベルシフト回路(level abifting circuit) (図示されず) によってレベルシフトされ、ライン70 上のAC信号を、クロックパルスとして一般的な方形波 に変換する。更にアキュムレータ80に供給されている のは、荒い調節回路74からのライン76上のデジタル Nピット信号である。このNピット信号は、ライン52 上の入力信号の概算された周波数のデジタルデータであ る。時間アキュムレータ80は各々、ライン70上のク ロックパルスを受信し、ライン76上のNピットワード アキュムレータ80の以前の内容に追加される。アキュ 72のライン78上の出力周被数を決定し、そしてライ ン76上のNピットワードと、ライン70上のクロック 周波数と、アキュムレータ80内の分解能のビット数の 関数である。つまり、0又は1のピットが荒い調整ネッ トワーク74から、アキュムレータレジスタにどの様な シーケンスでロードされても、それらのピットはライン 82上に、狭帯域VCO 68からのクロック周波数に より示されるレートで出力される。従って、VCO 6 8はDDS 72の周波数分解能に関係なく、DDS 正弦波・ルックアップ・リードオンリー・メモリ(sin 1 30 72を入力周波数に正確に自動調整させる。ライン82 上の出力は、一般に解波形であり、この波形は、VCO 68からの後調整クロックパルスにより適合されたデ ジタル周波数コマンドワードの位相情報を示す。このM ピット信号は正弦波ルックアップROM 84に供給さ れ、その位相情報が振幅データを有する正弦波ピットに 変換される。この振幅を表現する信号は、ROM 84 からPピット出カライン86に出力され、デジタル・ア ナログ変換器88に供給される。デジタルアナログ変換 器88は、デジタル信号をライン78上のアナログ信号 【0016】動作に関して、位相検出器54は、時間と 40 に戻す。このアナログ信号は、ライン52上の入力信号 の周波数にロックされた周波数を有する。アキュムレー タ80に供給されたライン76上のNピットの数を、ラ イン82上のROM 84に入力されたMピットの数に 等しくするのが最も望ましい。 更に、デジタル・アナロ グ変換器88に入力されたPビットの数を、Nビットに 等しくするのが望ましい。ピットの最大数をできるかぎ り大きく維持することにより、明らかにピット情報、及 び周波数分解能を増加することができる。しかし実際的 な数として、ROM 84及びデジタル・アナログ変換 びDAC 88の使用できるビットは、アキュムレータ 80より必然的に少なくなる。LSB(least significa nt bits)はROM 84及びDAC 88により無視さ れるので、ROM 84及びDAC88のピットが少な くとも、アキュムレータのピットをできるかぎり多くす

[0018] VCO 68, DDS 72, 及びPLL 50のこの構成によって、高スペクトル純度でハード ウエアの非常に少ない広帯域迫従を達成できる。DDS 72は非常に広い帯域で追従する手段を提供し、そして#10

$$f_{RES} = \frac{f_{CL}}{2^{N}}$$

ここでfer=ライン70上のアキュムレータ・クロック 周波数、及び

N =アキュムレータのピット長 DDS 72のライン78上の出力周波数 feet " は※

$$f_{out} = f_{cl} \prod_{n=1}^{N} a_n 2^{-n}$$

ここで

るのが留宝しい。

a. =アキュムレータのn番目のMSB(most signif icant bit)のロジック・ステート

式(2)より、出力ライン78上の周波数は、ライン7 6上のデジタルコマンドワードa. を調整することによ り、又はライン?0上のクロック周波数 fax を調整する ことにより変化できることが判る。デジタル制御ワード a. は、流い予備調整回路74から、DDS 72のア キュムレータ80に供給される。ライン52上の入力周 波数に対するこの荒い概算値は、入力ライン52からの 30 調整範囲を持つことができる。周波数の制限は主にDD 正確なロック周波数をデジタル走引(digitally sweep) するか又はデジタル的に予備調整することにより達成さ れる。デジタルカウンタなどのデジタル走引システム (図示されず) は、入力周波数が全く分からないときに 使用される。走引システムは、PLL 50が入力周波 数にロックするまで、周波数範囲をピット分解能でデジ タル走引する。そして走引システムは、PLL 50が アンロックされるまで遮断される。デジタル予備調整シ ステム(図示されず)は、、入力周波数の振算値が分か っているときに使用される。

【0022】PLL 50の荒い調査が、これらの方法 により達成され、及びライン76上のNビットに供給さ れると、 ライン78上の出力風波数は、アキュムレー タ80にクロック周波数を供給するVCO 68の狭帯 域により役間整される。VCO 68は後期整装置とし てのみ動作し、非常に狭い調整範囲で動作できればよい ので、クリスタル、SAW共振器または誘電共振器(die lectric resonators)などの非常に安定した装置を、優 れたスペクトル純度をえるために使用できる。どのよう

**▼VCO 68は、DDS 72の周波数分解能に関する** あらゆる制限を克服するために、微調整(周波数で1% 以下の変化)ループ50のみを必要とする。DDS 7 2 は非常に細かい周波数分解能を達成できるが、具体的 展開ステップでの周波数も分解する。VCO68は次に 示すステップで開波数を分解する手段を提供する。

【0019】DDS 72の分解能"f... " は次式に より与えられる。

(1)

[0020]

【数1】

米次式により与えられる。 [0021]

【数2】

(2)

被数に依存する。従って、DDS 72の分解能に関す るあらゆる制限がVCO 68により校正できる。

【0023】代表的DDSは24ビットのアキュムレー タ・レジスタを有する。従って、予備調整精度は、クロ ック周波数の1/2\*4オーダ(order) で達成できる。こ れによって、ループ帯域幅は非常に小さくできる一方、 PLL 50は適当な道にロックする。実際問題とし て、代表的DDSは、DCからクロック周波数の40パ ーセント 0 く fine く 0. 4 fin に及ぶ非常に広い Sのフィルタの忠実度に依存する。

【0024】図5には、150により主に示されるPL 150の修正が示される。この図で、図3と同一の構成 要素は同一の参照番号が付されている。ここでDDS 72はアキュムレータ180により単に置き換えれ、こ のアキュムレータはライン178上にアキュムレータ1 80のMSBのアキュムレータ繰り上げを有する。簡単 なこのPLL 50は、混顆波鱗因(harmonic spur) を **客邸できるクロック回復応用に使用できる。ライン17** 40 8上の出力信号はアキュムレータ180からのMSBピ ットのピット・オーパーフローの繰り上げであり、これ は又式(2)により示される。 ライン178上のデジタ ル出力はアナログ信号に変換でき、又ある場合には位相 検出器54はデジタル信号を受信できる。そのピットの 出力レートは、ライン70上のクロックパルスにより変 化する。商業的に入手できるアキュムレータは数ギガヘ ルツで動作するので、図5の構成でかなりの高速度が得 られる.

【0025】 VCO 68は狭帯域で動作するので、そ なVCOが最も適しているかの決定は、所望クロック問 50 の変蹟感度又は線形度は、DDS 7·2 が比較的広い帯域

米ロック局被数の変化比により、実質的に線形に変化す

る。DDS 72のゲイン" Kans " は次式により示さ

★換器(DAC)166及びプログラマブル・リード・オ

ンリー・メモリ (PROM) 168を含む。DAC 1 6 6 の電流ゲイン" Ksat " は次式により示される。

で調整しても、実質的に一定に保たれる。VCO68の \* [0026] 変異感度"Kee, は次式により示される。 (#x31

$$K_{\text{VCO}} = \frac{\text{d}V_{\text{IN}}}{\text{d}V_{\text{IN}}} \tag{3}$$

ここで、

d fast =ライン78上の出力周波数変化、及び dVis =ライン66上のDC電圧変化

しかし、DDS 72のゲインは、ループがライン52 10 【0027】 上の入力周波数に追従及び調節されるとき、ライン78

上のDDS 72の出力周波数、及びライン70上のク※

$$K_{\text{DDS}} = \frac{\text{df}_{\text{DDS}}}{\text{df}_{\text{VCO}}}$$
 (4)

【数4】

【数5】

ここで

d for ニライン78上の出力周波数の変化、及び d fvco =VCOの出力周波数変化

図6はPLL 250を示す。ゲイン補償ネットワーク 20 【0028】 64は、ゲイン補償ネットワーク164により置き代わ

り、ネットワーク164は複数のデジタル・アナログ変★

$$K_{DAC} = \frac{dI_{OUT}}{dIN} = \frac{H}{r} b_n 2^{-n} I_{IN} = \frac{H}{r} b_n 2^{-n}$$
 (5)

ここで

d I \*\*\* = ライン66上の電流変化;

d I1 = ライン62内の電流変化:

b n 鰒:及び

=DACのピット長

DDSゲイン及びDACゲインは両方とも線形に変化す るので、Nピットワードは、予備調節ネットワーク74 によりアキュムレータに供給されるとき、PROM 1 68を介してプログラムDAC166に使用できる。P ROM168の出力は、ライン76上のデジタルコマン ドワードに応答して、ライン170上のDAC 166 に供給される。つまり、DAC166から出力される電 流 Ioutは、DAC 166に入力する電流 Iin、 掛ける(multiply)かける、PROMI68に格納されて いるデジタルワードにより決定される。従って、PLL 250の出力は概算された予備調整周波数に関して補債 される.

【0029】図7には第2の好適実施例が示される。こ の実施例で、第1の好道実施例のVCO 68は、アナ ログ・デジタル変換器 (A/D) 364に置き代わって いる。フェーズ・ロック・ループ350はライン352 上に時間と共に周波数が変化する入力信号、及びライン 356上の帰還信号を有し、これらは共にPLL 50 60 数信号のデジタルデータは、Mピット加算器及びレジス

に関して説明されたように、位相検出器354に供給さ れる。ライン358上の位相検出器354の出力は、こ れら2つの信号間を位相差を示すDC信号で、電圧積分 =DAC 166のn番目のMSBの論理状 30 器ローパスループフィルタ360に入力され、残留する あらゆる高周波数AC成分が排除される。ライン362 上のループフィルタ出力は、第1実施例のようにゲイン 補償ネットワーク64及びVCO 68に供給されるの ではなく、アナログデジタル変換器364に供給され る。アナログ・デジタル変換器364も又、ライン36 6上の一定サンプリング入力"F. . . . . . . を有する。ア ナログ・デジタル交換器364の出力は、N本のライン 368に発生し、そしてDDS 370に供給される。 DDS 370はライン372上の実質的に一定クロッ 40 クパルスを有し、このパルスはクロックネットワーク (図示されず) から供給される。ライン374上のDD S 370の出力は、ライン352上の入力信号の再載 成であり、特定局波数にロックされ、全てのノイズ要素 が除かれている。位相検出器354に供給されるライン 356上の帰還信号はライン374のサンプルである。 【0030】図8はDDS 370の主要構成部品のプ ロック図である。再び、DDS 370はDDS 72 のような主要構成要素を持っている。詳細には、ライン 368上のアナログ・デジタル変換器364からの周波

タを有するアキュムレータ376に供給される。一定ク ロック信号はライン372を介してアキュムレータ37 6に供給される。アキュムレータ376のMピット出力 はM本のライン378を介して、正弦波ルックアップ・ リードオンリー・メモリ(ROM)380に供給され る。ROM 380のPピット出力はPピットライン3 82を介して、デジタル・アナログ変換器384に供給 される。デジタル・アナログ変換器384は、デジタル 信号を出力ライン374上の周波数信号に戻す。

2上のDC信号は、図3におけるPLL 50のライン 62上のように生成される。ライン362上のDC信号 は、アナログ・デジタル交換器364に供給され、この 変換器364はその信号をDC信号に対するNビットの デジタルデータに変換する。 デジタルデータは、ライン で、A/D 364内で保持される。F.....はクロッ クパルスで、PLL 350により決定されるレートで 設定される。詳細には、DC信号はA/D3 64内の 76に出力されるレートを興節する。ライン368上の アナログ・デジタル変換器364のNピット出力は、従 ってライン352上の入力信号の周波数に比例してい る。問題を避けるために、アナログ・デジタル変換器3 6 4 のサンプルレート (Facasia により決定される) は ループ帯域幅の10倍にされる。一般に、このサンブル レートは50KH2以下である。ライン368上のNビキ

⇒ットはアキュムレータ376に供給される。アキュムレ ータ376はMピット信号をライン378に出力する。 このMビット信号はアナログ・デジタル変換器364か 5のNビットにより決定され、ライン372を介してク ロックパルスFiles により制御されるレートの信号で ある。Nをできるかざり大きくするのが鎮ましい。なぜ なら、Nはアナログ・デジタル安検器364及びDDS 370を組合わせたときの周波数分解像を決定するか らである。ライン378上の所望出力周波象の位相のデ 【0031】動作に関して、図7の実施例のライン36 10 ジタルデータは、正弦波ルックアップROM 380に 供給され、それをこの信号の製幅データに支換する。こ の振幅データは、Pピットライン382からデジタル・ アナログ変換器384に供給され、振幅デジタル信号を アナログ信号に戻す。デジタルアナログ変換器384の

12

アナログ出力はライン374に発生する。 【0032】前述したように、ライン374上の出力周 波数は、ライン368上のアキュムレータ376へのデ ジタル入力を開節することにより変化できる。Filesk は一定なので、これは式(2)により示される。このた ピットを設定し、Fassasaはピットがアキュムレータ3 20 め、出力周波数の変化は、入力ワードの変化に正確に比 例する。従って、変調の感度又は線形度は、アナログ・ デジタル変換器364及びアキュムレータの量子化レベ ル (M) の線形度によってのみ創御される。PLL 3 50の変調感度"Kssa"は次式により与えられる。 [0033]

【数6】

$$K_{\text{mod}} = K_{A/0}.K_{DOS} = \begin{pmatrix} M \\ r \\ N = 1 \end{pmatrix} 2^{-n} \begin{pmatrix} f_{\text{out,max}} \\ M \\ I_{n=1} \end{pmatrix} = \frac{f_{\text{out,max}}}{Y_{\text{max}}} = \frac{0.4 f_{cl}}{Y_{\text{max}}}$$
 (6)

ここで

KA/s =A/D 364の変制感度:

Kana = DDSの変調感度:

M =A/D 364の量子化レベル;

V<sub>\*\*</sub>: ニフルスケール出力:

 $f_{\bullet \bullet 1}$  ,  $g_{\bullet \bullet} = 0$ . 4  $f_{\bullet \bullet}$ 

代表的な16ピット音響アナログ・デジタル変換器に関 レて、線形度は、DDS 370の全調整範囲で、1/ 40 ピット出力はデジタルリミッター458に供給される。 214、つまり0、001パーセントである。アナログ・ デジタル変換器364のこの線形度の精度により、ダン ピング、自然周波数、安定度、及びノイズなどのループ ・パラメータを一定に競技するためのあらゆるゲイン補 **債回路が必要なくなる。この特徴によって、フェーズ・** ロック・ループ350は、単一の周波数で調整されテス トされることができ、従って調整時間は減少される。

【0034】図9には、主にフェーズ・ロック・ループ 450により示される第2実施例の他の特徴が示されて

のサンプリング信号F\*\*\*\*!\*を介して、再びアナログ・ デジタル変換器364に供給される。アナログ・デジタ ル変換器364は一時的にディセーブルされ、一方、ラ イン454上の外部走引インクリメント・コマンド信号 が、ループ出力周波数をループ獲得が達成されるまでデ ジタルカウンタを駆動する。プログラムカウンタ452 の出力はライン456上のNピット出力である。このN ライン456から入力Nビットラインを介して、ライン 460上のデジタルリミッターに供給される入力が設定 される。デジタルリミッター458の出力はライン46 2上のNピットラインで、これはDDS 370に供給

【0035】プログラムカウンタ452は、ループ獲得 が容易にしかも正確に行われる手段を提供する。図3の 予備調整回路に関して説明したように、プログラムカウ ンタ452はデジタル走引信号を提供する。この信号 いる。ループフィルタ360の出力は、ライン366上 *50* は、PLL 450が入力周波数にロックするまでDD

Sアキュムレータ376を所定量だけインクリメントする。PLL 450がロックモードに一度設定されると、プログラマプルカウンタ452はデジタル的にディセーブルでき、それによりフェーズ・ロック・ループ450の零アップセット(zero upset)が生じる。

【0036】P1 450が所定周波数幅を越えるのを 防ぐために、デジタルリミッター458がプログラムカ ウンタ452とDDS 370の間に設けられ、この所 定幅の外側にフェーズ・ロック・ループ450を調節す るあらゆるデジタルワードを検出する。リミット値は全 100 ループのプロック図。 くのプログラマブルで、デジタルワードを使用すること は、時間や温度又は放射によるドリフトを防ぎ、高い精 度を提供する。 【図5】図3のフェ、

【0037】DDSは有限周波数分解能を持っているので、特定周波数の分解能に関してわずかな周波数エラーがある。このエラーは、ループの帯域幅をDDSの周波数分解能より広くすることにより排除される。

【0039】以上の説明はこの発明の単なる一実施例である。 当業者は、前述の説明や図面及び請求の範囲か

ら、特許請求の範囲に限定されるような本発明の範囲及び精神から逸脱することなく、様々の変更、修正及び変化を施すことができるものである。

### 【図面の簡単な説明】

【図1】複数のVCOを有する従来のフェーズ・ロック・ループのブロック図。

【図2】複数のVCOを有する従来の追従システムを示すプロック図。

【図3】本発明の第1実施例によるフェーズ・ロック・ ループのブロック図。

【図4】図3の直接デジタル・シンセサイザーを示すプロック図。

【図5】図3のフェーズ・ロック・ループを修正した実 第例のプロック図。

【図 6】 ゲイン補債回路を有する図 3 の実施例のプロッ 7 図.

【図7】本発明の第2実施例によるフェーズ・ロック・ ループを示すプロック図。

【図8】図7の第2の好適実施例のDDSのプロック か 図。


【図9】図7のフェーズ・ロック・ループの修正された 実施例を示すプロック図。

### 【符号の説明】


56…位相検出器、60…ローパスフィルタ、64…狭 帯域電圧制御オシレータ、72…直接デジタル・シンセ サイザー、80…アキュムレータ、88…デジタル・ア ナログ変換器、452…プログラム・カウンタ、458 …デジタルリミッター

[图2]


(M1)



[図3]



【図4】



## フロントページの続き

(72) 発明者 ケビン・エム・マツナブ アメリカ合衆国、カリフオルニア州 90250<sup>1</sup>、ホウソーン、ダブリユ・ワンハン ドレツドサーテイーセカンド・ストリート 4728

• •		÷-	
			,
	;		